PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-184295

(43) Date of publication of application: 18.07.1990

(51)Int.Cl.

H02P 8/00 H03K 17/687

(21)Application number: 01-298746

(71)Applicant: SGS THOMSON MICROELECTRON

SRL

(22)Date of filing:

16.11.1989

(72)Inventor: ROSSI DOMENICO

CUOMO ANDREA

PIETROBON GIOVANNI

(30)Priority

Priority number: 88 83681

Priority date: 16.11.1988


Priority country: IT

(54) MULTI-PURPOSE INTEGRATED CIRCUIT FORMED INTERNALLY TO DRIVE EXTERNAL INDUCTIVE LOAD ACCORDING TO CONNECTING SCHEME SELECTABLE BY SWITCHING MODE

(57) Abstract:

PURPOSE: To internally form a control circuit, functionally adapted to driving scheme by a selectively logic means by suitably bridging an output terminal of an integrated circuit and connecting it to an external load.

CONSTITUTION: A voltage signal, crossing a detecting resistor Rsence, is supplied to a PWM block, and compared with a control reference voltage Vref. A pulse width modulation controller PWM generates a control signal IN1, regulated at its frequency and impulse coefficient by the voltage Vref and a clock signal and inputs it to a logic circuit ROM-PLA. The circuit ROM-PLA decides the configuration of an output signal which conforms to the data stored in two registers R1 and R2, and supplies it to a driving terminal of a power driver.



LEGAL STATUS:

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

19日本国特許庁(JP)

⑩特許出願公開

平2-184295 ⑫ 公 開 特 許 公 報 (A)

Sint. Cl. "

盎別記号

庁内整理番号

❷公開 平成2年(1990)7月18日

H 02 P 8/00 H 03 K 17/687 В 7315-5H

> H 03 K 17/687 8214-5 J

В

審査請求 未請求 請求項の数 4 (全8頁)

❷発明の名称

スイッチングモードで選択可能な接続スキームに応じて外部誘導負 荷を駆動するための内部的に形成できる多目的集積回路

②特 顧 平1-298746

願 平1(1989)11月16日 ❷出

優先権主張

@一発明者 の出 夏 人

ドメニコ ロツシ イタリア国 チラベーニヤ 27024 ピイア ローマ 161 イタリア国 アグラーテ プリアンツア 20041 ピイア エツセデエフセートム チ オリベツテイ 2

ソン マイクロエレク

トロニクス エツセ・

エツレ・エツレ

10代理人 最終頁に続く 弁理士 森 浩 之

1. 発明の名称

スイッチングモードで選択可能な接続スキームに 応じて外部跳導負荷を駆動するための内部的に形 成できる多目的集積回路

2. 特許請求の範囲

(1) 集積回路のサプライレールに接続された共 道のポールを有する少なくとも1個あるいは2個 でも良いハイサイドドライバパワースイッチング 集積デパイス、集積回路の仮想グラウンドノード に接続された共通ポールを有する4個のローサイ ドドライパパワースイッチング集積デバイス、集 積回路の同数の出力ターミナルの1つにそれぞれ 接続された前記集積パワースイッチングデバイス のそれぞれの第2のポール、前配仮想グラウンド ノードとサプライ回路の真のグラウンドノード間 に接続された外部検出抵抗、前記検出抵抗を横切 って存在するシグナルを検出しコントロール参照 電圧と比較する手段、クロックシグナルと前記コ ントロール参照電圧によりそれぞれゴントロール

される周波数と衝撃係数を有する少なくとも1個 の実質的な方形波コントロールシグナルを発生出 来るパルス幅変調コントロール回路を含んで成り、 前配袋種パウースイッチングデパイスのそれぞれ がドライビングシグナルが供給されるドライビン グターミナルを有し、かつ集積回路の出力ターミ ナルにサプライスキームに従って接続された1又 は2以上の外部負荷をスイッチングモードで駆動 する集積回路であって、

プログラミングにより形成できかつ前記パルス 幅変調コントロール回路により発生する前記コン トロールシグナルを少なくとも1個のその入力タ ーミナルを遭して受け入れることができ、かつ異 なったブリッジ及びユニポーラモータタイプの接 練スキーム間から選択された集積回路の前記出力 ターミナルへの外部負荷の接続のサプライスキー ムに適合する前記出力のコンフィギュレーション に従って、その出力ターミナルを遠し前記集積パ ワースイッチングデバイスに向けて前記コントロ ールシグナルの関数であるドライビングシグナル をアドレスできる少なくとも1個の論理回路を含む集積回路。

23 PWMコントロール回路が2個の重ならない方形被コントロールシグナルを発生し、形成できる論理回路が2個のその入力ターミナルを通して前記2個の重ならないコントロールシグナルを受け取る請求項1に記載の集積回路。

図 形成できる集積回路が、

集積回路の出力ターミナルを選して選択された スキームに適合するように接続された外部負荷の 接続スキームを選択するための第1のレジスタ、 前記外部接続された負荷の駆動条件をコントロ ールするための第2のレジスタ、

的記第1及び第2のレジスタに記憶されたデータと適合する組み合わされた論理回路の条件を調節するために出力シグナルのコンフィギュレーションを適切に生成する読み出し専用メモリ又は等価の論理回路、

パルス幅変與コントロール回路により発生する 前記コントロールシグナルと前記読み出し専用メ

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、特定の用途のために選択されるいくつかの異なった接続の1つに従って兼積デバイスの出力ターミナルを積切るように接続された単一又は複数の誘導負荷を退して駆動電波のスイッチングをコントロールするための、プログラミングにより内部的に形成できる集積回路に関する。

モリにより生成する条件関節シグナルを受け入れ、かつ前記パルス幅変調コントロール回路により発生する前記コントロールシグナルの関数としてかつ前記機み出し専用メモリにより生成する出力シグナルのコンフィギュレーションに適合するようドライビングシグナルを生成するために適した組み合わされた論理回路、

前記被み出し専用メモリにより発生する条件概節シグナルの関数としてブリッジタイプ及びユニメーラをイブドライピングモータの間からり、流沢し、かつ前記組み合わされた論理回路によルを発達し、マルチプレクサ回路のグナルを、前記により生成する使用可能とからいるのようなと、カーシグデバイスのドライビングター、ま生いが変異した少なくとも1個のマルチプレクを含んで成る鏡求項1に記載の集積回路。

(従来技術とその問題点)

ステッピングモータ、変圧器、電磁石及び典型 的には誘導負荷で衰される類似のアクチュエータ のコントロールされた堅動は、出力パワートラン ジスタ (典型的には「ローサイドドライパ」とし て参照される仮想グラウンドノードに接続された 4個のパワースイッチングトランジスタと、「ハ イサイドドライバ」として知られるサブライレー ルに接続された1又は2以上の通常は2個のパワ ースイッチングトランジスタ)と駆動回路を組み 合わせた集積デバイスを使用することにより通常 実施される。後者の回路は典型的にはクロックシ グナルにより駆動されるパルス幅変調(PWM) コントロールループを含み、これは外部負荷を通 って迫れる電池とコントロール参照電圧の検出値 の関数として出力パワースイッチングトランジス タに供給されるドライビングシグナルの「衝撃係 数」をコントロールする。

この種の集積回路は当業者に周知で、ある職機 の下で多少なりとも利点を有する異なった形態を

取るが、これは実質的にはPWMコントロールル ープに基づくものである。これらのタイプの回路 の中で特に有利なものは、パリ条約による優先権 の日付として1987年10月5日を主張し1988年10月 4日に出聞された特職昭63-250737号に記載され た電流保有原理に基づくコントロール回路であり、 ここでは外部負荷を通って渡れる電流用の単一電 **流検出抵抗を使用することにより、「デューアル** ハーフブリッジ」スキームに従って、又は「ユニ ポーラーモータ」接続スキームに従って接続され た2個の外部負荷を通って流れる電流を独立して 調整することが可能になる。このようなスイッチ ングコントロール回路の記載は本明細書中に含ま れる。他方ユニポーラーモータ、又は1又は2以 上の単方向性モータ、ソレノイド等のいずれで表 されるとしても集積回路により駆動されるべきこ の種の外部誘導負荷は、駆動されるべき外部負荷 の特定の駆動コンフィギュレーション又は接続ス キームと互換性の集積スイッチングコントロール 回路の特別の設計を必要とする。抵付図面の第1

a図、第1b図、第1c図及び第1d図中には、 ブリッジ、デューアルハーフブリッジ、電磁石及 びユニポーラモータ駆動コンフィギュレーション に従った誘導負荷(L)のためのいくつかの周知 の駆動スキームがそれぞれ示されている。これら の例のうち、HSD1、HSD2 (つまり2個の ハイサイドドライバ)、LSD1、LSD2、L SD3及びLSD4(つまり4個のローサイドド ライパ) で示される6個のパワースイッチングト ランジスタがそれぞれ示され、それぞれにはその 外部誘導負荷しの放電電波の再循燈のためのパワ ーダイオードが装着されている。第1c図に示し た電磁石の駆動の場合には、当業者には周知であ るように、集積回路は2個の付加的な再循環ダイ オードD1及びD2を有するごとがある。全ての 例において、仮想グラウンドノードとサブライ回 路の真のグラウンド間に接続されている単一の検 出抵抗(Rsence)が示されている。第1D図の 回路つまり2個の外部負荷し及びし 用のデュー アルハーフブリッジ駆動コンフィギュレーション

の場合は、前述の出題で述べたように、2個の負荷の個々のコントロールが望ましいときは、電波を保有する種類のスイッチングコントロール回路が必然的に必要となる。

従来技術によると、スイッチングをコントロールする集積回路は、実質的に例えばブリッジタイプの用途(第1 a 図)、ユニポーラモータの用途 (第1 d 図)等のように意図する用途用として特別に設計しなければならない。

従って、外部接続された負荷の可能な多数の駆動スキーム間から選択出来る駆動スキーム用に使用出来るように内部的に形成出来る、外部誘導負荷(単一又は複数の負荷)を通る駆動電流のスイッチングをコントロールするための集積デベイスの有効性が確認できれば非常に利用価値が増大する。

(発明の目的と発明の極要)

本発明の主目的は、集積回路の出力ターミナル を好適にブリッジレぞれに外部負荷を接続するこ とにより実施される該外部負荷のある種のドライ ピングスキームに機能的に適したコントロール回路を形成するために使用者によりコントロールできる選択論理手段により内部的に形成できる、スイッチングをコントロールするための集積回路を提供することである。

特閒平2-184295 (4)

される。この形成できる論理回路は、実施される 選択されたドライピングスキームと適合するよう 使用される出力パワースイッチングトランジスタ (つまり4個の「ローサイドドライバ」及び単一 の又は2個の「ハイサイドドライバ」)と同数の ドライビングングナルを生成する。

本発明の好ましい実施例によると、比較的遅い ROM又はPLA、つまり比較的長いアクセスタ イムを有するROM又はPLAの使用を、外部負 荷のスイッチングモードにおける正確な駆動への 負の効果を有するプログラムできる論理回路のこ のようなスピードの制限なしに、可能にする。

(図面の簡単な説明)

___.

第1a図、第1b図、第1c図及び第1d図は、 上述の通り従来技術に通常採用される1又は2以 上の外部負荷の駆動スキーム、第2図は、本発明 実施例の集積駆動回路の基本ブロックダイアグラム、第3図は、比較的長いアクセスタイムを有す るプログラムできるデバイスを利用するために好 適な本発明実施例のブロックダイアグラムであり、 第4図は、第3図のブロックダイアグラムの1つ の回路ダイアグラムであり、第5図は、本発明実 路例の回路のより詳細な機能的なブロックダイア グラムである。

(好ましい腹換の説明)

が電磁石をコントロールするために使用されるものであることが容易に認識される。 負荷しは、それぞれが示されたような外部投続により並列に接続された 2 個の「ハイサイドドライバー」と 4 個の「ローサイドドライバー」間に接続されている。

この集積デパイスは、好ましくは前記したような仮想グラウンドターミナルVGと真のグラウンド間に、前紀外部負荷しにパワーを与える外部検出抵抗Raence の接続を許容する外部ターミナルVGを有している。

一般に前記6個のパワースイッチングデパイスは、通常は第1 a 図、第1 b 図、第1 c 図及び第1 d 図に示すように、再循環用の集積ダイオードを有している。

検出抵抗 R sence を模切る電圧シグナルは P W M プロックに供給され、そこでこのようなシグナルは検出されかつコントロール参照電圧 V ref と比較され、パルス幅変調コントロール回路は、その間波数及び「衝撃係数」が前記コントロール参照電圧 V ref 及びクロックシグナルにより網節さ

れるコントロールシグナルIN1を少なくとも発 生させる。故シグナル(又は前に引用した出職明 細谷中に記述したように、2個の別個の負荷のた めのデューアル・ハーフ・ブリッジサブライスキ ーム、又は単一の検出抵抗と単一のPWMコント ロールループを利用するユニポーラモータ用のサ プライスキームの場合に必要とされる2個の重な らないドライピングシグナルが使用される) は直 接供給されるのでもインパーターを遭って 6 個の 出力パワースイッチングデパイスのそれぞれのド ライピングターミナルに供給されるのでもなく、 このようなドライピングシグナル (又は.2 個の意 ならないドライビングシグナル) はプログラミン グにより形成され、かつPWMコントロールルー プにより発生するこのような単一シグナルINI (又は2個の重ならないシグナル) のレブリカ又 は反転シグナルであるシグナルを少なくともその 6 個の出力ターミナル上に発生するROM-PL Aと表示される論理回路の入力に供給される。形 成できる論理回路(ROMIPLA)の出力シグ

ナル (CA、CB、CO、C1、C2及びC3) は、出力パワードライパーの6個のドライピング ターミナルにそれぞれ供給される。形成できる絵 運回路(ROM-PLA) は、少なくとも集積回 路のそれぞれの出力ターミナルに接続された(明 らかなように選択されたコンフィギュレーション と適合するように)外部負荷のドライビングコン フィギュレーションの選択のための第1のレジス ターR1と、このように接続された負荷のドライ ピング条件をコントロールするための第2のレジ スターR2と、好ましくは2個のレジスターのデ ータを記憶できる読み出し専用メモリ(ROM) 及び/又はそのコンフィギュレーションがプログ ラムされた (PLA) 論理回路アレイ及び/又は 等価の組み合わせ論理回路を含み、前記2個のレ ジスターR1及びR2に記憶されたデータに適合 する前記6個の出力シグナルのコンフィギュレー ションを決定する。

比較的長いアクセスタイムを有するROM及び /又はPLAを使用する場合には特に、プログラ ムできる回路のアクセスタイムに起因する遅れが 外部負荷のスイッチングモードの正確なドライビ ングの障害になるという事実を考慮すると、RO M用及びPLA用の比較的長いアクセスタイムを 決定するような製造技術の場合に特に好適な第3 図及び第4図に示された態様が好ましい。

しい腹様によると、本実施例の集積回路の読み出 し専用機能を実施するための比較的遅いプログラ ム可能なアレイの使用が可能になる。

本発明のこのような特別に好ましい娘様の回路 のより詳細なダイアグラムが第5回に示されてい z

理回路の出力ターミナルCA、CB、C0、C1、 C2及びC3から来るシグナルにより駆動される。

図示の接続により検出抵抗Rseace を積切って 存在する電圧シグナル、及びコントロールシグナ ルVref 及びクロックは実質的に通常タイプのP WMコントロール回路に供給される。PWMコン トロール回路により生成するコントロールシグナ ルIN1はスピードアップ「フレキシビリティブ リッジ」回路BPGの入力に供給され、核回路の 一機能はプリッジコンフィギュレーションにあり それらの間で最終的にカップリングしている多数 のハーフブリッジ回路をコントロールすることを 許容することであり、例えば単一の左側のハーフ プリッジ (第1b図に示されるようにスキームの HSD1、LSD1及びLSD2により形成され る)を考慮することによりコントロールシグナル ILは常にシグナルIN1又はその反転の関数で ありつまり常に「ハイ」又は常に「ロー」である ため、これにより単一のコントロールシグナルI L又はIRによるドライピングのコントロールを

特閒平2-184295 (6)

許容し(当果者により容易に理解できるように、 「ローサイドドライバー」はそれぞれの「ハイサ イドドライパー」に対して常に反転すると仮定す る)、従ってBFG回路のANDゲート及びそれ に続くBX-ORゲートは、ROMから来るそれ ぞれの左フェーズ (PL) 及び左反転(XL)シ グナルを通して関数: IL=S(IN1)をコン トロールする。明らかなように、同じタイプのコ ントロールが、最後の右側のハーフブリッジ(第 1 b 団のHSD2、HSD3及びLSD4から形 成される) 用のIRドライビングシグナルを発生 させるためにROMから来るそれぞれのPR及び XRシグナルを通してBFC回路により複製され る。このような解決法の利点は、二重のハーフブ リッジコントロールを実施するために必要な素子 数を少なくすること、及び第3図及び第4図のよ り一般的なスキームに関連して見てきた通りPW Mコントロール回路により発生するシグナルIN 1及びコントロールシグナルIL及び/又はIR 間の遅れが常に極端に小さく雑持されるため非常

に遅いROMを使用する可能性を提示できること である。

当業者には明らかな通り、「フルブリッジ」サ プライスキームが利用される場合には、「電流保 有」CSブロックの機能は最早必要とされず、R OMから来る「CS使用禁止」シグナルはCSブ ロックの2個のOR出力ゲートを使用禁止にする ように「1」に等しい論理値を有している。「デ ューアルハーフブリッジ」又は「ユニポーラモー タ」サプライスキームが選択される場合には、 「CS使用禁止」シグナルは「≠」論理値を有し、 電波保有コントロール回路「CSC」の2個の出 カシグナル『IL使用可能」及び『IR使用可能」 シグナルは2個のANDゲートのそれぞれの入力 へ供給される。実質的に1988年9月16日提出の特. 顧昭63-245657号の第4図に示された回路のシグ ナルPA及びPBに実質的に対応するつまり「1 L使用可能」及び「IR使用可能」シグナルであ る、2個のANDゲートの出力シグナルIL及び IRはその回路の2個のシグナルQェ及びQェに

実質的に対応している。

ユニポーラモータモードの動作がレジスター R 1 により選択された場合は(第1 d 図のスキーム)、4個のコントロールフェーズ(フェーズ 1、2、 3 及び 4)がレジスター R 2 によりセットされ、 図示の接続を選してこれらのシグナルはマルチブ レクサ M X のそれぞれの入力に供給され、該入力 には前述したようにPWMコントロール回路、CS電流保有回路及びBFG回路で発生したを2個のコントロールのグリールので見ない。ROMから来る「ユニボークサはアデアは、CBのパワースがアングが、CBのでは、C1及びC1なののでは、C1なびC1なののでである。C1なびでのは、C1なびでのは、C1なびでのは、C1なびでのは、C1なびでのは、C1なびでのは、C1なびでのでである。C1なびでのは、C1なびでのでである。C1なびでのでは、C1なびでのでである。C1なびでのでは、C1なびでである。C1なびでのでは、C1などのではないでは、C1など

マルチアレクサの使用は、互いに大きく異なったブリッジタイプ及びユニポーラーモータータイプのサプライスキーム間の選択を実施するために特に効果的であり、これは本発明実施例の集積デバイスで使用されるプログラム可能な論理回路を動作させるために必要な電子の数を減少させるこ

特閒平2-184295 (7)

とを可能にする。


ブリッジタイプサプライスキーム又はソレノイドコントロールの実施に関するドライピングシグナルは、第5図中に「ブリッジドライブシグナル」と表示されて分類され、一方ユニポーラモータサプライスキームの実施に関するドライピングシグナルの全体は同じ第5図のダイアグラムに「ユニポーラドライブシグナル」として表示されている。


ROMが使用される値かな本発明の実施例のみを例示したが、ROMは例えばプログラム可能な 論理アレイ(PLA、PAL等)又は等価な組み 合わされた論理回路のような等価な論理回路と置 換できることが当業者には明らかであろう。更に 本発明は、純粋に例示の目的で説明した実施例に 関して修正した異なった態操で実施することもで きる。

4. 図面の簡単な説明


第1 a 図、第1 b 図、第1 c 図及び第1 d 図は、 健来技術に通常採用される1 又は2 以上の外部負 荷のドライビングスキーム、第2 図は、本発明実 施例の集積駆動回路の基本プロックダイアグラム、 第3 図は、比較的長いアクセスタイムを育するプログラムできるデバイスを利用するために好適な 本発明実施例のプロックダイアグラムであり、第 4 図は、第3 図のプロックダイアグラムの1つの 回路ダイアグラムであり、第5 図は、本発明実施 例の回路のより詳細な機能的なプロックダイアグラムである。

特許出顧人 エッセヂエッセートムソン マイクロエレクトロニクス エッセ・エッレ・エッレ 同代理人 弁理士 森 格 之





特開平2-184295 (8)



第1頁の続き

⑦発 明 者 アンドレア クオモ イタリア国 ミラノ 20122 ビイアレ ペアトリス デステ 40 ②発 明 者 ジョパンニ ピエトロ イタリア国 トレピイソ 31100 ビイア ステフアニ

ポン 18